![]() |
|||||||||||||||||||||||||
FPGA系統(tǒng)設計高級班主要是介紹FPGA系統(tǒng)開發(fā)中的高級技巧,深入探討如何提高FPGA設計的性能,如何優(yōu)化設計規(guī)模,進而設計出高性能低成本的產(chǎn)品。同時介紹了FPGA和DSP芯片構(gòu)成的高性能協(xié)同計算系統(tǒng)的軟/硬件設計技術(shù)。課程中會結(jié)合實際的工程設計代碼講解并行設計技術(shù),流水線設計技術(shù)等實用技巧,幫助學員短時間內(nèi)理解和掌握這些高級技巧,并可以盡快應用到工程項目中去。 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
本課程主要針對具備一定基礎的學員,幫助學員快速提高技能,使之能夠運用高級技巧快速自主地設計復雜FPGA系統(tǒng)或者FPGA和DSP協(xié)同工作的系統(tǒng)。 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
具備一年左右的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)設計經(jīng)驗的工程師,或者具有一定基礎的電子類專業(yè)的大學生和研究生。 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
學員學習本課程應具備下列基礎知識: |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
堅持小班授課,為保證培訓效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。 | |||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
上課地點:【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈 最近開課時間(周末班/連續(xù)班/晚班):FPGA高級班開課:2025年11月17日..合作共贏....實用實戰(zhàn)....實戰(zhàn)培訓....用心服務..........--即將開課--...................... 本課程每期班限額5名,報滿即停止報名,請?zhí)崆霸诰或電話預約 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
☆資深工程師授課 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
◆團體報名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。注意:在讀學生憑學生證,即使一個人也優(yōu)惠500元。 同時報選《FPGA應用設計初級班》,即享受300元現(xiàn)金優(yōu)惠! |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽; |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
◆【李健飛】 FPGA課程金牌講師,項目經(jīng)驗非常豐富,15年FPGA/DSP系統(tǒng)硬件開發(fā)工作經(jīng)驗。熟悉整個EDA設計流程,熟練使用Alter、Xinlinx,ModelSim開發(fā)工具,精通Verilog HDL語言和VHDL語言,精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數(shù)據(jù)采集卡等開發(fā)。 ◆【陳宏偉】 |
|||||||||||||||||||||||||
![]() |
|||||||||||||||||||||||||
課程大綱 |
|||||||||||||||||||||||||
第一階段 |
|||||||||||||||||||||||||
目標 | 1.掌握FPGA系統(tǒng)設計的三個基本原則及三種常用技巧 |
||||||||||||||||||||||||
1.
三個設計基本原則,包括面積和速度的平衡互換原則,硬件可實現(xiàn)原則和同步設計原則。 |
|||||||||||||||||||||||||
1. 實戰(zhàn)訓練一: |
|||||||||||||||||||||||||
第二階段 |
|||||||||||||||||||||||||
目標 |
1.掌握采集ADC的數(shù)據(jù)的方法和技巧 |
||||||||||||||||||||||||
1.
AD/DA轉(zhuǎn)換器接口設計 |
|||||||||||||||||||||||||
1. 實戰(zhàn)訓練三: |
|||||||||||||||||||||||||
第三階段 |
|||||||||||||||||||||||||
1.PS2鍵盤鼠標協(xié)議詳解 2.USB開發(fā) |
|||||||||||||||||||||||||
3. 實戰(zhàn)訓練八: 訓練課題:“PS2接口鍵盤、鼠標實驗” 實驗要點: 2.1 ModelSim SE軟件操作技巧演練 2.2 PS2接口操作時序設計 2.3 基于模型的系統(tǒng)仿真方法 4. 實戰(zhàn)訓練九: 訓練課題:“USB讀取數(shù)據(jù)實驗” 實驗要點: 2.1 USB讀寫方法 2.2 USB硬件系統(tǒng)設計 |
|||||||||||||||||||||||||
第四階段 |
|||||||||||||||||||||||||
此部分代碼含固件代碼和 HDL 的控制代碼,PC 機軟件使用 Cypress 自帶的 Control Panel。驅(qū)動使用
Cypress 公司提供的驅(qū)動(含源代碼) 。主要實現(xiàn),F(xiàn)X2 固件里面設置 FX2的模式,實驗箱核心模塊FPGA
實現(xiàn)復雜接口的配合使用。 PC 機傳過來的數(shù)據(jù)使用數(shù)碼管顯示,PC 機讀取得數(shù)據(jù)由FPGA 產(chǎn)生提供。 |
|||||||||||||||||||||||||
1. 實戰(zhàn)訓練十: 訓練課題:“USB寫數(shù)據(jù)以及向SRAM傳輸數(shù)據(jù)實驗” 實驗要點: 2.1 USB接口和SRAM的聯(lián)合使用 2.2 USB模式控制 |
|||||||||||||||||||||||||
第五階段 |
|||||||||||||||||||||||||
第一篇 SOPC(可編程片上系統(tǒng))概述 1. FPGA和SOPC的發(fā)展 第二篇 SOPC的組成及設計思想 1. 片內(nèi)微處理器軟核和硬核 第三篇 SOPC開發(fā)工具的使用 1. SOPC開發(fā)工具結(jié)構(gòu) 第四篇 SOPC軟硬件開發(fā)設計實戰(zhàn) 1. SOPC開發(fā)電路板原理介紹 |
|||||||||||||||||||||||||
第六階段 |
|||||||||||||||||||||||||
|